第二次实验

实验室位置：东区第一教学楼，二楼1224实验室

实验课不用签到。


实验目的：
练习基于FPGA的算术运算逻辑设计和仿真；
练习计数器的逻辑设计和仿真。

实验内容：

1.利用QuartusII的"MegaWizard Plug-In Manager",
  设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE
  把它们作为一个project,DEVICE选用EPF10K70RC240-4，对它们进行
  时序仿真。

2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER，
  设计一个20bit的up_only COUNTER,  要求该COUNTER在FFFF0H和FFFFFH之间自动循环计数。
  对该计数器进行时序仿真；
  分析该COUNTER在EPM7128SLC84-7、EPM7128SLC84-10、
  和EPF10K70RC240-2、EPF10K70RC240-4几种芯片中的最大工作频率；
  
请提交实验报告【包括project的archive文档，以及计数器（仅EPF10K70RC240-4芯片,最大允许Clock频率下）的输出时序仿真波形文件（特别注意在FFFF0H--FFFFFH之间的时序仿真图）】。