Quartus ii 的使用

邹冬炜

2022.09.23

中国科学技术大学
University of Science and Technology of China

Quartus ii 简介

Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

实验一 QuartusII使用基础

实验目的：练习逻辑设计原理图输入、编译、选片、设定管脚、编辑仿真文件、功能仿真和时序仿真。

实验内容：

1. 设计、仿真 and3、or3、dff的时序特性。

2. 设计138译码器，仿真其时序特性。器件选择MAX7128SLC84-7，指定管脚按照从小到大的顺序排列。

实验一 QuartusII使用基础

以设计、仿真and3的时序特性为例

步骤：

1、新建工程

2、原理图输入及编译

3、分配管脚

4、时序仿真与功能仿真

步骤一 创建工程

1、新建一个 project



步骤一 创建工程

2、设置project放置的位置及其名称,随后按Next继续



步骤一 创建工程

3、添加文件到工程（project)中，在不需要添加的情况下，按Next继续



步骤一 创建工程

4、选择本工程所需要用到的器件MAX7128SLC84-7



步骤一 创建工程

5、设置综合、仿真、时序分析软件，在此可以捆绑第三方工具，本次实验，选用软件自带的工具，按Next继续。



步骤一 创建工程

6、设置参数的总结，按Finish完成project的建立。

步骤二 原理图输入及编译

1、File ->new，选择新建一个BDF文件





步骤二 原理图输入及编译

2、建立and3 符号



步骤二 原理图输入及编译

3、相同操作添加 input 和 output 管脚，并连线



步骤二 原理图输入及编译

4、修改管脚名（可选），而后编译



步骤二 原理图输入及编译

5、可查看各种报告，尤其是时序分析



步骤二 原理图输入及编译

6、分配管脚，分配管脚前需要编译一次，Assignments -> Pin Planner
或者 Assignments -> Assignment Editor -> Category 中选择 Pin



	Node Name	Direction	Location
1	in1	Input	PIN_4
2	in2	Input	PIN_5
3	in3	Input	PIN_6
4	out	Output	PIN_8
5	TCK	Input	
6	TDI	Input	
7	TDO	Output	
8	TMS	Input	

Category: Pin

This category displays all pin assignments for the target device family. Pin ass

Edit: in1

	To	Location	General Function
1	in1	PIN_4	I/O
2	in2	PIN_5	I/O
3	in3	PIN_6	I/O
4	out	PIN_8	I/O
5	<<new>>	<<new>>	

步骤二 原理图输入及编译

7、保存分配管脚的文件，日后重建 project 时可直接导入不需点击分配



步骤二 原理图输入及编译

8、分配完再编译一次







步骤三 时序仿真与功能仿真

1、File->new，Vector Waveform File，点击 ok



步骤三 时序仿真与功能仿真

2、新建用于仿真的波形文件





步骤三 时序仿真与功能仿真

3、设置仿真时间，Edit -> End Time，设置合适的时间



步骤三 时序仿真与功能仿真

4、设置 Grid Size（Edit -> Grid Size），而后设置输入信号波形





步骤三 时序仿真与功能仿真

5、进行时序仿真，Processing -> Simulator Tool



步骤三 时序仿真与功能仿真

6、点击 Report 查看时序仿真结果



步骤三 时序仿真与功能仿真

7、保存仿真文件 File -> Save Current Report Section As



步骤三 时序仿真与功能仿真

8、进行功能仿真，Processing -> Simulator Tool





步骤三 时序仿真与功能仿真

9、点击 Report 查看时序仿真结果



步骤三 时序仿真与功能仿真

10、保存仿真文件 File -> Save Current Report Section As



注意事项

1、单独的原理图文件（*bdf）是无法编译的。需要把原理图文件添加到工程中（如果遵循先新建工程，再建立原理图文件，则原理图文件会自动添加到工程中。否则，需要手动添加）。

2、新建原理图文件时，保存的文件名要与工程名相一致。注意不要与Quartus II自带的符号（Symbol）库里的函数名（如and3、dff及74138等）重复。

3、如果建立的仿真文件（*vwf）多于一个，需要手动指定仿真哪个文件（方法：Assignments - Settings - Simulator Settings - Select simulation options - Simulation input）。否则，系统默认仿真最先建立的那个仿真文件。

提交方法

Project -> Archive Project，将工程存档，生成.qar的文件后，与实验报告一并提交。

实验课程网址：http://home.ustc.edu.cn/~dwzou/